DDR3在大容量內存的（de）支持（chí）較好，而大容（róng）量（liàng）內存的分（fèn）水嶺是4GB這個容量，4GB是32位操（cāo）作係統的執行上限（xiàn）（不考慮PAE等等的內存（cún）映像模（mó）式（shì），因這些32位元元延（yán）伸模式隻是過渡（dù）方（fāng）式（shì），會降低效能，不（bú）會在零售（shòu）市場成為技術主流（liú））當市場需（xū）求超過4GB的時（shí）候，64位CPU與操（cāo）作係統（tǒng）就是唯一的解決（jué）方案，此（cǐ）時也就是DDR3內存的普及時期。DDR3 UB DIMM 2007進（jìn）入市場，成為主流時（shí）間點（diǎn）多（duō）數（shù）廠商（shāng）預計會是到2010年。DDR3內存相對於DDR2內存，其（qí）實（shí）隻是規格上的提高，並沒有真正的（de）全麵換代的（de）新架構。DDR3接觸（chù）針腳（jiǎo）數目同DDR2皆為240pin。但（dàn）是防（fáng）呆的缺口（kǒu）位置不同。

    一（yī）、與DDR2相（xiàng）比DDR3具有的優點（桌上型（xíng）unbuffered DIMM）： 

    1.速度（dù）更快：prefetch buffer寬（kuān）度從4bit提升到8bit，核心同頻率（lǜ）下（xià）數據傳輸量將會是DDR2的兩倍。
　　　　
    2.更省（shěng）電：DDR3 Module電壓從DDR2的1.8V降低到1.5V，同頻（pín）率（lǜ）下（xià）比DDR2更省電，搭（dā）配SRT（Self-Refresh Temperature）功能，內部增加溫（wēn）度senser，可依溫度動態控（kòng）製更（gèng）新率（RASR，Partial Array Self-Refresh功（gōng）能），達到省電目的。
　　　　
    3.容量更大：更多的Bank數量，依照JEDEC標準，DDR2應可出到單（dān）位元（yuán）元4Gb的容量（亦即單（dān）條模塊可到8GB），但目前許（xǔ）多DRAM 廠商的（de）規劃，DDR2生（shēng）產可（kě）能（néng）會跳（tiào）過這個4Gb單位元元容量，也就是說屆（jiè）時單條（tiáo）DDR2的DRAM模塊（kuài），容量最大可能隻會到4GB。而（ér）DDR3模塊容量將從1GB起跳，目前規劃單條模塊到16GB也沒問題（注意：這裏指的是零（líng）售（shòu）組裝市（shì）場（chǎng）專用（yòng）的unbuffered DIMM而言，server用的FB與Registered不在此（cǐ）限）。

    二、DDR2與（yǔ）DDR3內存（cún）的特性（xìng）區別：

    1、邏輯Bank數量
　　　　
    DDR2 SDRAM中有4Bank和8Bank的（de）設計，目的就是為了應對未來大容量芯（xīn）片（piàn）的需求。而（ér）DDR3很（hěn）可能將從2Gb容量起步，因（yīn）此起（qǐ）始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
　　　　
    2、封裝（Packages）
　　　　
    由於DDR3新增了一些功能，在引（yǐn）腳方（fāng）麵會有所（suǒ）增加，8bit芯（xīn）片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而（ér）DDR2則有60/68/84球（qiú）FBGA封裝三（sān）種規格。並且DDR3必須是綠色封裝，不能含有（yǒu）任何有害物質。
　　　　
    3、突發（fā）長度（BL，Burst Length）

    由（yóu）於DDR3的預取為8bit，所以（yǐ）突（tū）發傳（chuán）輸周期（BL，Burst Length）也（yě）固定為8，而（ér）對於DDR2和早期的DDR架構的係（xì）統，BL=4也是常（cháng）用的（de），DDR3為此增加（jiā）了（le）一（yī）個4-bit Burst Chop（突發（fā）突（tū）變）模式（shì），即由（yóu）一個BL=4的讀取（qǔ）操作加上（shàng）一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆（jiè）時可通過A12地址線來控製這一（yī）突（tū）發模式（shì）。
　　　　
    4、尋址時序（Timing）

    就像DDR2從DDR轉變而來後（hòu）延遲周期數增加一樣，DDR3的（de）CL周期也（yě）將比（bǐ）DDR2有所提高。DDR2的CL範（fàn）圍一般在2至5之間，而 DDR3則在5至11之間，且（qiě）附加延（yán）遲（AL）的設（shè）計也有所變化（huà）。DDR2時AL的範（fàn）圍是0至4，而DDR3時AL有三種選項，分（fèn）別是0、CL-1和CL -2。另外（wài），DDR3還（hái）新增加了一個時序參數——寫（xiě）入延遲（CWD），這一參數（shù）將根（gēn）據具（jù）體的工作頻（pín）率（lǜ）而定。